Allgemein

Lernziele

Die Studenten kennen die grundlegenden Eigenschaften unterschiedlicher Rechnerarchitekturen. Sie können Rechenwerke unterschiedlicher numerischer Genauigkeit analysieren und entwerfen. Sie sind in der Lage unterschiedliche Cache-Architekturen zu bewerten. Sie kennen verschiede Paralellisierungskonzepte und können Architekturen mit Fließbandverarbeitung und superskalare Architekturen analysieren, bewerten und Aufbauen. Auf der Grundlage unterschiedlicher Parallelisierungstechniken verstehen die Studenten parallele Rechnerarchitekturen und können diese benennen, analysieren und aufbauen. In praktischen Übungen lernen die Studenten Rechnerarchitekturen in VHDL zu beschreiben und auf FPGAs zu implementieren.

Literatur

    • David Money Harris and Sarah L. Harris. Digital Design and Computer Architecture, Morgan Kaufmann; 2. Auflage, 2013
    • David Money Harris and Sarah L. Harris. Digital Design and Computer Architecture, Morgan Kaufmann; 2. Auflage, 2013
    • John L. Hennessy, David A. Patterson. Computer Architecture: A Quantitative Approach, Morgan Kaufmann; 6. Auflage, 2017.
    • John Paul Shen. Modern Processor Design: Fundamentals of Superscalar Processors. Waveland Pr Inc; 1. Auflage, Reprint 2013.
    • Jr. Charles H. Roth, Lizy K. John. Digital Systems Design Using VHDL. CL ENGINEERING. 3. Auflage, 2016
    • Jürgen Reichardt, Bernd Schwarz. VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme. De Gruyter Oldenbourg; 7. Auflage, 2015.

    Vorkenntnisse

    Grundlagen der Rechnerarchitektur

    Leistungsnachweise und Prüfungen

    Die Vergabe der Leistungspunkte erfolgt aufgrund des Bestehens einer - abhängig von der Teilnehmerzahl - schriftlichen oder mündlichen Prüfung. Alternative Prüfungsformen sind möglich. Die Anmeldung zu dieser Prüfung setzt einen Leistungsnachweis voraus. Die genauen Modalitäten werden zu Beginn der Veranstaltung bekannt gegeben.
     

    Material

    • VHDL und Entwicklungswerkzeuge

      • Eine gute Einstiegsmöglichkeit in die Hardwarebeschreibungssprache VHDL bietet das VHDL Archive der Uni Hamburg.

      • Wir verwenden am Institut die Tool-Suite des FPGA-Herstellers Altera dazu, um VHDL-Code zu schreiben, zu simulieren und auf FPGAs die entsprechende Hardware zu synthetisieren. Die Web-Edition der Altera-Tools (dazu gehört auch eine aktuelle Version des Logiksimulators ModelSim) steht nach Registrierung bei Altera kostenlos zum Download zur Verfügung.

      • Altera liefert zu seiner Tool-Suite auch Tutorials und Laborübungen mit. Die Aufgaben können sehr hilfreich sein, wenn es darum geht, sich in VHDL und die Altera-Tools einzuarbeiten. Anbieten würden sich die unter Table 1 sowie unter Table 2 genannten Laborübungen. Das Institut für Allgemeine Elektrotechnik und Mikroelektronik stellt im Web weitere Ressourcen zu VHDL, darunter Verweise auf Flash-Videos zu ModelSim, zur Verfügung.

      • Alle diejenigen, die keinen Zugang zu einem Rechner mit Altera-Tools haben, können einen Account für den Studenten-Pool des Instituts bekommen. Hierzu bitte bei Steffen Moser melden.

    • Assembler