[rp] = Bachelorarbeit, [mt] = Masterarbeit

  1. Ingo Baitinger
    Implementierung und Simulation zweier Peripheriemodule des MSP430 in VHDL [rp]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 09.01.1998
  2. Jürgen Freudenberger
    Entwurf einer komplexen asynchronen Kontrollschaltung mit Signalübergangsgraphen [rp]
    Tutor: Helmut Baur | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 12.01.1998
  3. Frank Sautter-Steißlinger
    VHDL-Modellierung des Prozessorkerns der MSP430-Familie [mt]
    Tutor: Helmut Baur | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 13.01.1998
  4. Horst Josef Mayer
    Entwurf einer arithmetisch logischen Einheit für MPEG-4 Videokompression [mt]
    Tutor: Helmut Baur | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 31.01.1998
  5. Martin Gea Haupt
    Design of a Step-Down DC/DC Converters with Low-Power aspects [mt]
    Tutor: Ralf Altherr | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 01.02.1998
  6. Marcos Fraile Gomez
    Entwurf von Kontakt-Pads für High-speed CMOS-Schaltkreise, im Hinblick auf ESD Reduktion [mt]
    Prof. Joaquin Alcaine (Universitat Autonoma de Barcelona) | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 01.02.1998
  7. Volker Rzehak
    Entwicklung einer Emulationshardware für die JTAG-Testport des MSP430 [mt]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 06.03.1998
  8. Thomas Endt
    Bildverarbeitung in Echtzeit mit programmierbaren Logikbausteinen [mt]
    Tutor: Helmut Baur | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 13.03.1998
  9. Joachim Riexinger
    Bewertung von VHDL-Werkzeugen bezüglich Simulationsgeschwindigkeit und Syntheseergebnisse auf Grund von verschiedenen Codierstilen [mt]
    Tutor: Richard Geißler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 30.04.1998
  10. Peter Rebholz
    PLL-Schaltung zur Taktrückgewinnung für schnelle digitale Datenübertragung in einer 0,35 µm CMOS-Technologie [mt]
    Tutor: Stefan Hirsch | Prof. Dr.-Ing. Albrecht Rothermel | Abgabe: 11.05.1998
  11. Markus Buck
    Entwurf, Simulation und Implementierung von Regelalgorithmen zur automatischen Insulinabgabe bei Diabetes mellitus Typ I [mt]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 13.05.1998
  12. Michael Hassel
    Entwicklung einer DSP basierenden Multiplexed-Receiver-Loesung fuer einen 4-fach Uk0-Interface Baustein [mt]
    Tutor: Richard Geißler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 22.05.1998
  13. Stefan Ohletz
    Entwurf und Umsetzung einer Fehlerschutzschaltung für embedded DRAMs [mt]
    Tutor: Richard Geißler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 21.06.1998
  14. Maximilian Gauger
    VHDL-Implementierungen zur adaptiven Filterung in der Synchronsignalverarbeitung [rp]
    Tutor: Roland Lares | Prof. Dr.-Ing. Albrecht Rothermel | Abgabe: 25.06.1998
  15. Gerhard Müller
    Emulationshardware für die JTAG-Testschnittstelle des MSP430 [mt]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 15.07.1998
  16. Thomas Kumpf
    Entwurf eines Interpolationsfilters zur Korrektur der Phasenlage von asynchron digitalisierten Videosignalen [rp]
    Tutor: Roland Lares | Prof. Dr.-Ing. Albrecht Rothermel | Abgabe: 16.10.1998
  17. Michael Buck
    Erweiterung und Implementierung des Softwarepaketes zur komparativen Meßmethode aud einem Prozessorsystem [rp]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 22.10.1998
  18. Aglaia-Sophia Hatzelmann
    Entwurf und Untersuchung verschiedener Regler zur automatischen Insulingabe bei Diabetes mellitus / Typ I [mt]
    Tutor: Ralf Gessler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 16.12.1998
  19. Werner Schalk
    Entwurf und Simulation von Architekturkonzepten zur Steigerung der Datenrate eines ROMs durch Pipelining [mt]
    Tutor: Richard Geißler | Prof. Dr.-Ing. Hans-Jörg Pfleiderer | Abgabe: 28.12.1998