

Kapitel 1

VHDL Wiederholung

1.1 Latches, Flip-Flops, Counter




Abb. 1.1 Schaltkreis eines Gated D-Latch

Abbildung 1.1 zeigt den Schaltkreis eines gated D-Latches. In Listing 1.1 wird exemplarisch ein Stück VHDL-Code vorgestellt, der den abgebildeten Schaltkreis in Form von Logikausdrücken realisiert.

Die gleiche Funktionalität lässt sich mit Hilfe eines `PROCESS` realisieren, der sensitiv auf die Signale `D` und `Clk` ist. Der entsprechende VHDL-Code ist in Listing 1.2 wiedergegeben.

```

1  — A gated D latch described the hard way
2  LIBRARY ieee;
3  USE ieee.std_logic_1164.all;
4
5  ENTITY part1 IS
6      PORT (
7          Clk, D : IN STD_LOGIC;
8          Q      : OUT STD_LOGIC
9      );
10 END part1;
11
12 ARCHITECTURE Structural OF part1 IS
13     SIGNAL R, S, R_g, S_g, Qa, Qb : STD_LOGIC ;
14
15 BEGIN
16     S <= D;
17     R <= NOT D;
18     R_g <= R AND Clk;
19     S_g <= S AND Clk;
20     Qa <= NOT (R_g OR Qb);
21     Qb <= NOT (S_g OR Qa);
22     Q <= Qa;
23 END Structural;

```

Listing 1.1 Gated D-Latch (kombinatorisch)

```

1  LIBRARY ieee ;
2  USE ieee.std_logic_1164.all ;
3
4  ENTITY d_latch IS
5      PORT (
6          D, Clk : IN STD_LOGIC ;
7          Q : OUT STD_LOGIC
8      );
9  END d_latch ;
10 ARCHITECTURE Behavior OF d_latch IS
11 BEGIN
12     PROCESS ( D, Clk )
13     BEGIN
14         IF Clk = '1' THEN
15             Q <= D ;
16         END IF ;
17     END PROCESS ;
18 END Behavior ;

```

Listing 1.2 Gated D-Latch (Prozess)




Abb. 1.2 Schaltkreis

Aufgabe 1

Abbildung 1.2 zeigt nun einen Schaltkreis mit drei verschiedenen Speicherelementen. Neben einem gated D-Latch sind auch ein D-Flipflop mit positiver Taktflanke sowie eines mit negativer Taktflanke vorhanden. Aus Abb. 1.3 können die Signale an den Ausgängen abhängig von den Eingangssignalen Clock und D entnommen werden.




Abb. 1.3 Timing-Diagramm

Implementieren Sie den abgebildeten Schaltkreis.

1. Machen Sie sich mit dem Konstrukt `PROCESS` vertraut. Beachten Sie besonders das Schlüsselwort `'event` im Zusammenhang mit (Takt-)Signalen.
2. Schreiben sie eine VHDL-Datei, welche die drei verschiedenen Speicherelemente instanziiert und implementieren Sie die Elemente als Komponenten. Verwenden Sie dazu wie in Listing 1.2 jeweils einen `PROCESS`.
3. Erstellen Sie eine Vector Waveform File (.vwf) um die Inputs und Outputs zu spezifizieren. Übernehmen sie die Inputs aus Abb. 1.3. Simulieren sie den Schaltkreis und überprüfen sie das unterschiedliche Verhalten der drei Speicherelemente.

Aufgabe 2




Abb. 1.4 4-Bit-Zähler

Der Schaltkreis in Abb. 1.4 zeigt einen synchronen 4-Bit-Zähler, der aus vier T-Flipflops aufgebaut ist. Ist das Enable-Signal gesetzt, so erhöht er seinen Zählerstand bei jeder positiven Taktflanke. Mit dem Reset-Signal „Clear“ lässt sich der Zähler wieder auf Null zurücksetzen.

Ein T-Flipflop wechselt seinen Zustand („toggle“) bei jeder positiven Taktflanke, solange an „T“ ein High-Pegel anliegt, ansonsten wird der gespeicherte Zustand gehalten. Statt eines Dateneingangs besitzt es einen Clear-Eingang, mit dem der Speicher auf Null zurückgesetzt werden kann.

Implementieren Sie auf diese Weise einen 16-Bit-Zähler:

1. Erstellen sie ein T-Flipflop (als Komponente). Falls gewünscht, können Sie dafür auf ein bereits implementiertes Speicherelement zurückgreifen.
2. Schreiben sie eine VHDL-Datei, welche den 16-Bit-Zähler mit Hilfe der in Abb. 1.4 gezeigten Struktur umsetzt. Simulieren sie den Schaltkreis.
3. Erweitern Sie ihren Code so, dass der Taster `KEY0` (Achtung: active-low) als Takteingang und die Schalter `SW1` und `SW0` als Enable und Reset dienen. Benutzen Sie die 7-Segment-Anzeigen `HEX3-0`, um hexadezimal den Zählerstand auszugeben. Erstellen Sie hierfür einen Decoder (Komponente), der aus einem 4-bittigen Eingang die Ansteuerung einer Segmentanzeige erzeugt.

Aufgabe 3

Vereinfachen Sie ihren Code so, dass die Spezifikation des Zählers auf dem VHDL-Ausdruck

```
Q <= Q + 1;
```

basiert. Um das Pluszeichen verwenden zu könnten, muss am Anfang der Datei zusätzlich über

```
USE ieee.std_logic_unsigned.all;
```

die vorzeichenlose Arithmetik aus der Bibliothek `ieee` geladen werden. Erstellen sie wieder einen 16-Bit-Zähler und überprüfen Sie seine Funktion.

Aufgabe 4

Entwerfen und implementieren Sie einen Schaltkreis, welcher der Reihe nach die Ziffern 0 bis F auf der 7-Segment-Anzeige `HEX0` ausgibt. Dabei soll jede Ziffer etwa eine Sekunde lang angezeigt werden. Benutzen Sie einen Zähler, um die Sekunden-Intervalle zu erzielen. Alle vorhandenen Zähler sollen dabei vom auf dem Board vorhandenen 50 MHz Takt gespeist werden. Dieser ist an einen Pin

mit der Bezeichnung `CLOCK_50` angebunden, der wie einer der bekannten Schalter-Eingänge verwendet werden kann.

1.2 Finite-State-Machines

Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Machines; FSMs) eine wesentliche Grundlage. Mit Zustandsautomaten werden zyklische Funktionsabläufe realisiert, sie steuern andere Logikschaltungen und in komplexen digitalen Systemen werden sie zur Synchronisation mehrerer Komponenten eingesetzt. Zustandsautomaten sind sequenziell arbeitende Logikschaltungen, die gesteuert durch ein periodisches Taktsignal eine Abfolge von Zuständen zyklisch durchlaufen.

aus: Reichardt, Schwarz, VHDL-Synthese, 4.Auflage

Aufgabe 5

In diesem Teil soll ein Zustandsautomat implementiert werden, der zwei spezifische Sequenzen von Eingangssymbolen erkennen kann. Einerseits vier aufeinander folgende Nullen, andererseits vier Einsen. Als Eingang dient das Signal w , als Ausgang das Signal z . Immer wenn für vier aufeinander folgende Clock-Impulse (hier: steigende Flanken) $w=0$ oder aber $w=1$ war, dann soll z auf 1 sein, ansonsten auf 0. Dies soll auch für sich überlappende Sequenzen gelten. Wenn also fünf Clock-Impulse lang $w=1$ gilt, dann soll z nach dem vierten und dem fünften Impuls auf 1 stehen. Der geforderte Zusammenhang zwischen w und z ist noch einmal in Abb. 1.5 zu sehen.

Der entsprechende Zustandsautomat (ein Moore-Automat) wird in Abb. 1.6 gezeigt.

VHDL bietet eine Möglichkeit, einen Zustandsautomaten so zu spezifizieren, dass er vom Compiler und den Synthesewerkzeugen erkannt und entsprechend umgesetzt wird. Innerhalb eines `PROCESS` wird dabei der aktuelle Zustand mittels `CASE` ab-




Abb. 1.5 Timing für den Ausgang z




Abb. 1.6 Zustandsautomat für die Sequenzerkennung

gefragt und dann der jeweils nächste Zustand festgelegt. Dabei sind zwei verschiedene Signale (Vektoren) zu verwenden, von denen eines den aktuellen Zustand be-reithält, während in das andere der gewünschte nächste Zustand geschrieben wird.

In einem zweiten Prozess wird dann abhängig von einem Taktsignal der momentane Zustand aktualisiert. Listing 1.3 bietet ein entsprechendes Gerüst aus VHDL-Code.

```

1  LIBRARY ieee;
2  USE ieee.std_logic_1164.all;
3
4  ENTITY decoder IS
5      PORT (
6          ... define inputs and outputs
7          );
8  END decoder;
9
10 ARCHITECTURE Behavior OF decoder IS
11
12     ... declare signals
13
14 TYPE State_type IS (A, B, C, D, E, F, G, H, I);
15 SIGNAL y_Q, Y_D : State_type; — y_Q is present state, Y_D is next state
16
17 BEGIN
18
19     ...
20
21 PROCESS (w, y_Q) — state table
22 BEGIN
23     case y_Q IS
24         WHEN A => IF (w = '0') THEN Y_D <= B;
25                 ELSE Y_D <= F;
26                 END IF;
27
28         ... other states
29
30     END CASE;
31 END PROCESS; — state table
32
33 PROCESS (Clock)
34 BEGIN
35     ...
36 END PROCESS;
37
38     ... assignments for output z and the LEDs
39
40 END Behavior;

```

Listing 1.3 VHDL-Code für einen Zustandsautomaten

Die Codierung der Zustände in Binärwerte wird vom Synthesewerkzeug automatisch erledigt, der Code selbst enthält nur die Namen der Zustände.

Entwerfen und implementieren Sie nun einen Zustandsautomaten, der die oben erwähnten Sequenzen erkennt.

1. Schreiben Sie eine entsprechende VHDL-Datei. Nutzen Sie den Schalter SW0 als synchronen active-low Reset für den Zustandsautomaten, SW1 als Eingang w und den Taster KEY0 (Achtung: active-low) als manuellen Clock-Eingang. Benutzen Sie die grüne LED LEDG0 als Anzeige für den Ausgang z und die neun roten LEDs LEDR8 bis LEDR0 um den aktuellen Zustand auszugeben.
2. Untersuchen Sie die von Quartus II erzeugte Schaltung mit dem RTL-Viewer. Schauen Sie sich auch den erzeugten Zustandsautomaten an, und stellen Sie sicher, dass er dem Automaten in Abb. 1.6 entspricht. Beachten Sie ebenfalls die Codierung der Zustände.
3. Führen Sie eine funktionale Simulation der Schaltung durch.
4. Testen Sie die Schaltung auf dem DE2-Board. Stellen Sie sicher, dass der Automat die richtigen Zustandsübergänge benutzt (z. B. mit Hilfe der roten LEDs.)

Aufgabe 6

Anstatt der formalen Lösung oben soll nun die selbe Sequenzerkennung über Schieberegister durchgeführt werden. Schreiben Sie dafür einen VHDL-Code, der zwei 4-Bit-Schieberegister verwendet, eins für die vier Nullen und eins für die vier Einsen. Es steht Ihnen dabei frei, ob sie die Schieberegister selbst implementieren (in einem PROCESS), oder auf Alteras Megafunction-Library zurückgreifen; der Aufwand ist in beiden Fällen vergleichbar gering. Entwerfen Sie die entsprechende Schaltungslogik, um den Ausgang z anzusteuern. Die Schalter, Taster und LEDs sollen wie beim vorherigen Teil verwendet werden. Beobachten Sie das Verhalten der Schieberegister und des Ausgangs z.