Allgemeine Informationen zur Veranstaltung
 

Termine der Vorlesung

Dienstags, 14.15 - 15.45 Uhr (O27/2203)

Beginn: 16.10.2012

Kontakt

Prof. Dr. Heiko Falk
Institut für Eingebettete Systeme/Echtzeitsysteme
Fakultät für Ingenieurwissenschaften und Informatik
Universität Ulm

Materialien

Zur Hardware-Beschreibungssprache VHDL, die in Kapitel 2 der Vorlesung kurz vorgestellt wird und die für das Labor relevant ist, gibt es ein ausführliches Skript. Verschiedene Vorlesungsinhalte können in dem ausformulierten Skript von Prof. Marwedel nachgelesen werden. Die zur Vorlesung empfohlenen Bücher sind im Semesterapparat der Uni-Bibliothek zu finden.

Gliederung der Vorlesung

• Kapitel 0: Organisatorisches
• Kapitel 1: Einführung
• Kapitel 2: Grundlagen von VHDL
• Kapitel 3: Programmiermodelle
• Kapitel 4: Der CO2-Fußabdruck von PCs
• Kapitel 5: Realisierung elementarer Datentypen
• Kapitel 6: Dynamisches Scheduling
• Kapitel 7: Sprungvorhersage
• Kapitel 8: Superskalare Maschinen
• Kapitel 9: Speicher-Hierarchien

Prüfung

Die Prüfung behandelt Inhalte der Vorlesung "Rechnerarchitektur".
 

Termine

Wöchentlich Montags, 16.00 - 17.30 Uhr (O27/311)

Beginn: 22.10.2012

Die Verwaltung des Laborbetriebs erfolgt ausschließlich über die eLearning-Plattform ILIAS.

Die erfolgreiche Teilnahme am Labor ist Voraussetzung zur Prüfungsanmeldung. Es darf maximal zwei Mal unentschuldigt beim Labor gefehlt werden. Die Bearbeitung der Aufgaben in Zweier-Teams ist ausdrücklich erwünscht.

Kontakt

Dipl.-Inf. Nicolas Roeser
Institut für Eingebettete Systeme/Echtzeitsysteme
Fakultät für Ingenieurwissenschaften und Informatik
Universität Ulm