Projekt zur Veranstaltung „Rechnerarchitektur“ (verpflichtend)

Im Rahmen der verpflichtenden Projektarbeit zur Veranstaltung „Rechnerarchitektur“ entwickeln die Studierenden einen eigenen RISC-V-Prozessor in VHDL. Ziel ist es, ein tiefes Verständnis für moderne Prozessorarchitekturen aufzubauen und dieses direkt in einer praxisorientierten Umsetzung zu festigen.

Die Studierenden beschäftigen sich intensiv mit grundlegenden Konzepten der Befehlssatzarchitektur (RISC-V). Dieses Wissen wird konkret angewendet, indem ein funktionaler, in VHDL modellierter Prozessor entworfen, simuliert und analysiert wird.

Im Fokus stehen dabei:

• Die Umsetzung eines RISC-V-Befehlssatzes
• Der strukturierte Entwurf von Steuer- und Recheneinheiten
• Die Simulation und Testbench-Entwicklung
• Die Analyse und Interpretation von Maschinenbefehlen auf Mikroarchitektur-Ebene
• Grundlagen der Performanzbewertung und Optimierung

Das Labor-Projekt ist integraler Bestandteil der Lehrveranstaltung und vermittelt nicht nur theoretisches Wissen, sondern fördert auch das systematische Arbeiten im Bereich digitaler Schaltungen und der hardwareorientierten Systementwicklung.