Publikationen - Dr.-Ing. J. Becker

Artikel

2004

5.
Becker, M.; Lotze, N.; Becker, J.; Ortmanns, M.; Manoli, Y.
Implementation of a Power Optimized Decimator for Cascaded Sigma-Delta A/D Converters
IEEE International Conference on Signals and Electronic Systems (ICSES), Poznan, Poland
2004
4.
Becker, M.; Lotze, N.; Becker, J.; Ortmanns, M.; Manoli, Y.
Implementierung eines verlustleistungsoptimierten Dezimators für kaskadierte Sigma-Delta Analog-Digital Umsetzer
Advances in Radio Science Vol. 3 (Kleinheubacher Berichte 2004), pp. 389-393, Miltenberg, Germany
2004

2001

3.
Langeheine, J.; Becker, J.; Fölling, S.; Meier, K.; Schemmel, J.
A CMOS FPTA Chip for Intrinsic Hardware Evolution of Analong Electronic Circuits
The Third NASA/DoD workshop on Evolvable Hardware
2001
2.
Becker, J.
Ein FPGA-basiertes Testsystem für gemischt analog/digitale ASICs
Diploma Thesis, Heidelberg
2001
1.
Langeheine, J.; Becker, J.; Fölling, S.; Meier, K.; Schemmel, J.
Initial Studies of a New VLSI Field Programmable Transistor Array
Evolvable Systems: From Biology to Hardware, Proceedings of the Fourth International Conference (ICES)
2001

Patente

  1. A. Herkle, J. Becker, M. Ortmanns
    [DE] Verfahren und Vorrichtung zur Erzeugung einer digitalen Signatur
    DE102016204055A1, Patent record available from the German Patent
    2016