Marcel Rieß

Forschungsinteressen

  • Unterwasserkommunikation
  • Energieoptimierung von Kommunikationssystemen
  • Modellbasierter Ansatz der Hardwareentwicklung im Bereich der Unterwasserkommunikation
  • Hardwareimplementierung von theoretischen Algorithmen auf FPGAs

 

 

Offene studentische Projekt- und Abschlussarbeiten (Bachelor/Master)

Im Bereich Abschlussarbeiten sind derzeit alle verfügbaren Projekte und Abschlussarbeiten aufgelistet. 

Mögliche Abschlussarbeiten/Projekte aus meinem Forschungsbereich:

 

  • Erweiterung des bestehenden Kommunikations-Modelles
  • Entwicklung eines Controllers
  • Entwicklung einer Hardwareoptimierten BPSK-Unterwassermodulation mit Frequenz- und Zeitkorrektur in MatLab/Simulink 
  • Entwicklung einer Hardwareoptimierten FH-FSK-Unterwassermodulation mit Frequenz- und Zeitkorrektur in MatLab/Simulink (vergeben)
  • Entwicklung einer Hardwareoptimierten OFDM-Unterwassermodulation mit Frequenz- und Zeitkorrektur in MatLab/Simulink 
  • Umsetzung des vorhandenen Unterwassermodems in Software mit Matlab/Simulink
  • Entwicklung einer Kommunikationsbasierten Wegfindung
  • Entwicklung eines Power-Amplifierer mit Filterbank für das bestehende UnterwassermodemSphärische Unterwasser Navigation und Lokalisation 
  • Zeit-Synchronisation für Unterwasser-AdHoc-Netzwerk-Kommunikation  
  • Konzipierung einer Unterwasser-Boje (Bouye)
  • Konzipierung einer Unterwasser-Sensor-Node  (vergeben)
  • Entwicklung einer Hardwareoptimierten LDPC-Encoder/Decoder in MatLab/Simulink
  • Konzipierung und Evaluierung einer partiellen dynamischen FPGA-Implementierung eines bereits erstellten Unterwassermodems
  • Entwicklung eines adaptiven Power-Amplifierer mit adaptiver Filterbank für das bestehende Unterwassermodem
  • Konzipierung und Evaluation eines realistischen Unterwasserkanals zur Simulation der entwickelten Kommunikationsmodelle 
  • Implementierung eines konfigurierbaren Unterwasserkanals auf einem FPGA zur Beschleunigung von HIL(Hardware in the Loop) -Tests 
  • Entwicklung einer Prozessorarchitektur mittels Microcode zur Implementierung von Hardware zur Kommunikation im Wasser 
  • Entwicklung einer Prozessorarchitektur mittels Microcode zur Implementierung von Modellen der Echtzeitanalyse 
  • Entwicklung einer Prozessorarchitektur mittels Microcode zur Implementierung von Hardware für Motorsteuergeräte

Du hast eigene Ideen für eine Interessante Arbeit in meinem Bereich? Dann komm vorbei!

Publikationen


2.
default
Rieß, Marcel; Moser, Steffen; Slomka, Frank
Efficient Underwater Communication Modem for Harsh and Highly Non-Stationary Channel Conditions - A Fully Model-Based Approach
Milcom 2017 Track 1 - Waveforms and Signal Processing (Milcom 2017 Track 1)
Universität Ulm
Oktober 2017
akzeptiert
1.
default
Rieß, Marcel; Moser, Steffen; Slomka, Frank
Energy-Efficient Implementation of an Acoustic Modem for Underwater Communication With a Model-Based Design Approach (WIP)
Juni 2017
akzeptiert

Lehre

Wintersemester 2017/2018

Sommersemester 2017


Marcel Riess;

Kontakt

Marcel Wolfgang Rieß
Master of Science
Geprüfter IT - Entwickler

Raum O27/317

Institut für Eingebettete Systeme/ Echtzeitsysteme

Albert-Einstein-Allee 11
89081 Ulm

Tel.: +49 731 50 24192
Fax: +49 731 50 24182

Marcel[dot]Riess(at)uni-ulm[dot]de