Architektur Eingebetteter Systeme

Kürzel

CS7510.000

Leistungspunkte

6

Semesterwochenstunden

4

Sprache

Deutsch

Moduldauer

1 Semester

Turnus

Jährlich, Beginn im Sommersemester

Modulverantwortlicher

Prof. Dr.-Ing. Frank Slomka

Dozenten

Prof. Dr.-Ing. Frank Slomka, Dipl.-Inform. Steffen Kollmann

Studiengänge

Informatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Informatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Informatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Medieninformatik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Medieninformatik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, MSc, Studienbeginn WiSe oder SoSe, Wahl
Elektrotechnik, BSc, Studienbeginn WiSe oder SoSe, Wahl, 5. oder 6. Fachsemester
Elektrotechnik, Dipl, Studienbeginn WiSe oder SoSe, Wahl
Informationssystemtechnik, MSc, Studienbeginn WiSe ode SoSe, Wahl

Voraussetzungen

-

Lernziele

Die Studierenden sollen grundlegende Kenntnisse im Hardwareentwurf und Softwareengineering eingebetteter Systeme erlangen. Mit Hilfe dieser Grundkenntnisse soll dann ein weitreichendes Verständnis für den Entwurf und die Implementierung eng verzahnter eingebetteter Hardware-/Softwaresysteme vermittelt werden.

Inhalt

Eingebettete Systeme bestehen in der Regel aus verschiedenen Hardware-/Softwarekomponenten. Daher liegt der Fokus dieser Vorlesung sowohl auf dem Hardwareentwurf als auch auf dem Sofwareentwurf eingebetteter Systeme. Besonders vertieft werden dabei die Themen VHDL, FPGA, ASIC, eingebettete Betriebssysteme und SOPC-Entwurf.

Literatur

Jürgen Teich, Digitale Hardware/Software Systeme, Springer
Peter Liggesmeyer und Dieter Rombach, Software Engineering eingebetteter Systeme
David Naylor, VHDL A Logic Synthesis Approach, Chapman & Hall
Jean J. Labrosse, Embedded Systems Building Blocks, CMP

Lehrveranstaltungen und Lehrform

Informatik (V+Ü), 4 SWS, 6 LP
Medieninformatik (V+Ü), 4 SWS, 6 LP
Elektrotechnik (V+Ü), 4 SWS, 6 LP
Informationssystemtechnik (V+Ü), 4 SWS, 6 LP

Leistungsnachweise und Prüfungen

Mündliche oder schriftliche Prüfung (abhängig von Teilnehmerzahl).

Notenbildung

Ergebnis der Prüfung

Grundlage für

-

Kernfach

Technische Informatik

Vertiefungsgebiet

Eingebettete Systeme, Verteilte Systeme, Rechnerarchitektur

Termin

Beginn: 17.04.2008

Donnerstag 14:00 - 16:00 Uhr, Raum O27/2203

Freitag 12:00 - 14:00 Uhr, Raum O27/2203

 

Mailingliste

Es wurde eine Mailingliste eingerichtet, auf der sich die Hörer der Vorlesung bei Interesse selbst einschreiben können. Diese Liste soll sowohl dem Versand organisatorischer Informationen dienen, aber auch für Sie als Austauschplattform für interessante Inhalte dienen - etwa Hinweise auf gute Literatur oder als Verteiler für schöne Lösungen der Übungsaufgaben.

Um sich auf der Liste einzutragen, gibt es die folgenden beiden Möglichkeiten:

  1. Entweder über die Weboberfläche der Listensoftware. Dort mit der KIZ-Adresse links oben einloggen und anschließend "subscribe" wählen.
  2. Oder per eMail an die Adresse sympa[at]lists.uni-ulm.de und dem folgenden Text (ohne Umbruch) als Inhalt: subscribe aes08.esys


Zusätzliche Materialien

  • VHDL: Eine gute Einstiegsmöglichkeit in die Hardwarebeschreibungssprache VHDL bietet das VHDL Archive der Uni Hamburg.

  • VHDL: Ein frei verfügbarer VHDL-Simulator kann hier heruntergeladen werden. Ebenso kann man die Tool-Suite des FPGA-Herstellers Altera dazu benutzen, um VHDL-Code zu schreiben und zu simulieren. Die Web-Edition sollte nach Registrierung kostenlos zum Download zur Verfügung stehen.

Material

Keine Dateien oder Ordner wurden in diesem Verzeichnis gefunden!

Übungszettel gibt es bei Altera! (Bitte Lab 7: Finite State Machines vorbereiten)