Seminar Zuverlässigkeitsanalyse eingebetteter Systeme

Allgemeines

Die stetig sinkenden Strukturgrößen moderner Transistoren erlauben es, immer mehr Rechenleistung bei niedrigerem Energieverbrauch zu erzielen. Dieser Trend sorgte und sorgt nicht nur dafür, dass eingebettete Systeme eine stetig verbesserte Performanz erzielen, sie werden auch zunehmend komplexer und unzuverlässiger. Letzteres ist eine Folge der immer größeren Anzahl an Transistoren in einem Chip und der Tatsache, dass die immer kleiner werdenden Transistoren immer anfälliger gegen Alterungs- und Strahlungseffekte werden. Aus diesem Grund hat in den letzten Jahren das Themengebiet der Zuverlässigkeitsanalyse eingebetteter Systeme erhebliche Beachtung erfahren.

In diesem Seminar werden daher aktuelle Forschungsaufsätze aus den folgenden Gebieten bearbeitet:

  • Fehler- und Ausfallmechanismen eingebetteter Systeme
  • Formale Methoden der Zuverlässigkeitsanalyse
  • Simulative Methoden der Zuverlässigkeitsanalyse
  • Techniken zur Fehlertoleranz in eingebetteten Systemen

Lernziele

Die Studierenden können den Ablauf der Verifikation digitaler Systeme beschreiben und skizzieren. Sie können unterschiedliche Verifikationstechniken benennen, unterscheiden und deren Vor- und Nachteile aufzeigen. Sie wählen aus unterschiedlichen Verifikationstechniken unter Berücksichtigung von deren Mächtigkeit und Komplexität die richtige Methode aus, um ein gegebenes Problem zu lösen. Sie sind in der Lage Modelle digitaler Systeme zu konstruieren und Verifikationstechniken auf diese anzuwenden.

Leistungsnachweise und Notenbildung

Über ein ausgewähltes Thema ist eine Ausarbeitung zu erstellen und eine dazugehörige Präsentation zu halten. Das Modul ist unbenotet.

Weitere Informationen und Durchführung

Ausarbeitung

Die Ausarbeitung ist im Stil für IEEE Konferenzen zu gestalten. Für LaTeX stehen entsprechende Dateien zu Verfügung. Auf der Seite ist oben rechts ein Link um alle Dateien als Archiv herunterladen zu können. Der Umfang der Ausarbeitung beträgt 6 Seiten. Dies beinhaltet auch Bilder und das Literaturverzeichnis. Wir stellen eine Skelettdatei für LaTeX mit der zugehörigen Literatur-Datei zur Verfügung.

Auf Overleaf sind Beispiele vorhanden die den IEEE Stil verwenden. Unter anderem steht auch ein Beispiel eines Konferenzbeitrages zur Verfügung. Dort kann auch der Quelltext eingesehen werden bzw. es kann als Vorlage geöffnet werden. Wurde es als Vorlage geöffnet, kann oben links unter "Project" die Dateiliste eingeblendet werden. Dort ist auch eine "bib" Datei vorhanden, welche die verwendete Literatur enthält. Diese wird mit Hilfe von bibtex in die Ausarbeitung eingefügt. Wir empfehlen für die Ausarbeitung ebenfalls mit bibtex zu arbeiten.

Präsentation

Die Dauer der Präsentation soll 20 Minuten umfassen. Im Anschluss sind 10 Minuten für Fragen und Diskussion vorgesehen. Der Einsatz von Medien (Folien, (elektronische) Tafel, etc.) kann frei gewählt werden. Die Präsentationen werden voraussichtlich als Blockveranstaltung gegen Ende des Semesters stattfinden.

Literatur

Nancy Duarte, Slide:ology: oder die Kunst, brillante Präsentationen zu entwickeln, 2009, ISBN 978-3-89721-939-7. (Bibliothek)

Nancy Duarte, Resonate oder wie Sie mit packenden Stories und einer fesselnden Inszenierung Ihr Publikum verändern, 2012, ISBN 978-3-527-50620-0. (Bibliothek)